Si5391 er en "noenfrekvent" klokkegenerator med opptil 12 utganger og sub-100fs RMS-fasejitter.

En presisjonskalibrert versjon ('P-grade') oppnår typisk 69fs RMS-fasejitter og kan skape de primære frekvensene som trengs i 56Gbit / s serdes-design. Firmaet beskriver det som et "true sub-100 fs clock-tree-on-a-chip" møte 56G PAM-4 referanse klokke jitter krav med margin.

Si5395 / 4/2 er jitterdempere for Internett-infrastruktur som kan generere hvilken som helst kombinasjon av utgangsfrekvenser fra hvilken som helst inngangsfrekvens mens du leverer 90fs RMS-fasejitter. Nok en gang tilbyr P-grade-enheter 69fs RMS-typisk fasejitter.

Si56x 'Ultra Series' VCXO og XO-familien kan tilpasses til hvilken som helst frekvens opptil 3GHz, og støtter to ganger driftsfrekvensområdet for tidligere Silicon Labs VCXO-produkter med halv jitter, ifølge firmaet.

De kommer i single, dual, quad og I2C programmerbare alternativer i 5 x 7 mm og 3,2 x 5 mm versjoner. Ved bruk av standardemballasje betyr det at de kommer til å falle inn i noen stikkontakter okkupert av tidligere XO, VCXO og VCSO. Typisk fasejitter er så lav som 90fs.

Si54x Ultra Series XO-familien er for applikasjoner som krever strammere stabilitet og garantert langsiktig pålitelighet, for eksempel optisk transportnettverk (OTN), bredbåndsutstyr, datasentre og industrisystemer.

De er spesialbygd for 56Gbit / s PAM-4 (fire nivå puls-amplitude modulering) for å øke bithastigheten per kanal, samtidig som båndbredden holdes konstant. Typisk fasejitter er så lav som 80 fs.